译码器实验总结 第1篇

微机接口电路中，常采用74LS138译码器来实现I/O端口或存储器的地址译码。74LS138有3个输入引脚、3个控制引脚及8个输出引脚，其管脚信号如图 1所示。当3个控制信号有效时，相应于输入信号A、B、C状态的那个输出端为低电平，该信号即可作为片选信号。

32位总线地址是由XA2开始，所以地址是以4字节边界对齐的。实验系统的I/O地址空间共有256字节，偏移地址一般从00H～FFH。起始地址由PC机系统分配，可以查看端口资源得到起始地址。所以设计地址译码电路，主要是针对XA7以下低8位地址线译码，得到偏移在00H～FFH之间的端口。本实验要求不使用总线上的片选信号，自行设计端口偏移地址为E0H～FFH的译码电路，然后用译码输出作为I/O接口单元的片选。编写程序，完成I/O数据操作。实验参考线路如图2所示。

译码器实验总结 第2篇

视每个字的1位存储单元构成一个逻辑单元，xxx每个小方块表示一个逻辑单元。16个可寻址逻辑单元排列成4×4的矩阵，为减少地址译码电路的输出数量，采用双重译码结构，每个地址译码的输出线数为22＝4根（单译码方式需16根地址输出线）。xxxA0、A1是行地址码，A2、A3是列地址码。行、列地址经译码后分别输出4根字线X0～X3和Y0～Y3。X字线控制矩阵中的每一行是否与位线连通，一行中究竟哪个逻辑单元被选中则由Y字线控制。被选中的单元将与数据线连通，以交换信息。

译码器实验总结 第3篇

16字×4位的存储器共有64个存储单元，排列成16行×4列的矩阵，每个小方块表示一个存储单元。电路设有4根地址线，可寻址24＝16个地址逻辑单元，若把每个字的所有4位看成一个逻辑单元，使每个逻辑单元的4个存储单元具有相同的地址码，译码电路输出的这16根字线刚好可以选择16个逻辑单元。xxx一个地址，对应字线的4位存储单元同时被选中。选中的存储单元将与数据位线连通，即可按照要求实现读或写操作了。